移动硬盘跑分最高能到多少？
由于移动硬盘的规格和接口不同，所以存储性能和跑分也不尽相同。像睿因的一款
NVME移动固态硬盘，***用了PCI-e GEN3*4设计，***用了雷电3接口，最高读取速度3200m/s,最高写入速度为1800m/s,基本上达到了台式机高速NVME固态硬盘的速度。这款移动硬盘跑分高，除了移动固态硬盘内置的固态盘性能较强，另外就是雷电3接口高达40Gbps的理论传输速度。目前睿因500G NVME固态硬盘价格为1999元，成本还是相当高的，电脑只有支持雷电3接口，才能发挥移动硬盘的最佳性能。
芯片的研发尺寸到一纳米之后怎么办，是不是要另寻出路？
今年，台积电量产5nm制程工艺的芯片，根据规划，2022年量产3nm工艺，2024年量产2nm工艺，正在研究1nm制程工艺。1nm级别的有可能***用硅基半导体，再往下走可能要换材料了，比如纳米管、碳纳米管等。2017年，IBM的科研团队已经使用碳纳米管造出了1nm晶体管。
首先，我们了解一下芯片的制程工艺。
一个晶体管的结构如下图所示，在晶体管中，电流从Source（源极）流入了Drain（漏极），Gate（栅极）相当于闸门，控制电流从源极流向漏极，通代表1，断代表0。其中，栅极的宽度，也称为删长就是常说的XX nm。
通常来说，xx nm越小，也就是说删长越小，电流通过源极和漏极的损耗越少，表现出来就是手机的功耗和发热。近些年来，不断提升技术，力求将栅极宽度做的越来越窄，制程工艺越来越先进，从14nm，到7nm、5nm，未来还有3nm、2nm、1nm。
随着芯片尺寸的进一步缩小，将会出现“物理极限”。众所周知，传统芯片是基于数字电路0、1这样的逻辑电路搭建的，随着芯片尺寸的减小，最小的PN结也不断缩小，由于量子效应，PN结不能形成之前的工作状态，也就是说不能表现出0和1这种状态，成为芯片制程工艺的拦路虎。
科学家提出了“量子计算机”，我国在这方面的研究处于领先地位。量子计算机的核心是量子芯片，中科大和本源量子合作研发了我国的第一代量子芯片——夸父。
简单说一下什么是量子计算。传统的数字电路用0、1二进制算法表示，量子计算可以用两个不同的量子态|0>和|1>表示量子算法中的0和1，也需要相应的量子逻辑门，不过与数字电路相比，可以进行叠加态原酸和量子加态存储。
我来说说，不对之处请轻喷。
说到芯片，那就首先要说到制造它们的材料：硅和碳。
我们现在普及的最常见的就是硅基芯片，就是用硅作为原料生产的晶体管组成的芯片。硅晶体管，随着工艺的不断进步，可以做得越来越小，相应的运算也就越来越快，但它的原子结构注定了它有个极限，就是说当小到一定程度（大约2nm）时管和管之间就会产生量子效应，也就是测不准原理。计算机计算机，首先就是要能精确计算，一个计算结果都不准的计算机不就是废铁了吗。
回到题主的问题，1nm之后芯片怎么发展呢？这就要说到芯片的另一种制造材料——“碳”了（其实严格的说是碳原子的另一种排列形式——石墨烯，也是我国目前主攻的芯片研发方向，因为硅基芯片我们被国外掐住了脖子）。
石墨烯是一层薄薄的物质，薄到只有一个原子，所以可以卷起来形成一个管子，光子就在这个管子里跑，然后通过控制实现0、1的运算。
这个管子直径可以做到1nm，甚至0.5nm。
目前我国在碳基芯片这块的技术是世界领先的，而且CPU电路设计这块也是世界领先，只要***以时日，秒杀现在一切芯片的碳基芯片就会被我国研发出来。为中国的科研工作者点个大大的赞！
所以技术上，1nm以下的CPU是可以做出来的，只是材料工艺和现在不同而已。
另外说句题外话，以前的科学家认为硅基是进化的顶点，而碳基生命则会逐步被淘汰，因此致力于碳基向硅基转变，比如改造人、外骨骼等等科幻设定，但近些年科学家反而发现硅基的顶点却是碳基。绕了一圈又转回来了，你说，这世界多奇妙。
从目前的芯片制程技术上来看，1nm（纳米）确实将近达到了极限！为什么这么说呢？芯片是以硅为主要材料而制造出来的，硅原子的直径约0.23纳米，再加上原子与原子之间会有间隙，每个晶胞的直径约0.54纳米（晶胞为构成晶体的最基本几何单元）！1纳米只有约2个晶胞大小。
1纳米单位到底有多小？
纳米也属于长度单位，可能很多人不了解它到底有多小？毫米（mm）、厘米(cm)、米(m)大家都比较熟悉，10mm=1cm，100cm=1m，1mm=1/1000m。单位长度由大到小排列依次为：米(m)、分米（dm）、厘米（cm）、毫米（mm）、微米（μm）、纳米（nm），1m=1000mm，1mm=1000μm，1μm=1000nm，即1nm=10^-9m，相当于1米平均分成10亿份！每一份为1nm。
芯片工艺突破到1nm到底有多难？
目前国际上比较成熟的芯片工艺为7nm，7nm芯片已经实现量产阶段，而且正在向5nm技术突破，马上就可以实现量产！比如台积电，作为全球最大的半导体代工厂，目前可以量产7nm芯片，受美国要求禁止台积电为华为提供芯片之后，台积电接受美国邀请，打算投资120亿美元在美国建厂，用于生产5nm芯片！***2021年开始动工，3年后可实现量产！
而我国目前可实现量产的芯片工艺为14nm，这是由于我国半导体行业起步较晚的缘故，由于受到美国的打压才开始重视！在国家大力支持下拼命追赶才慢慢缩小差距，别看如今可以实现14nm芯片量产，我国半导体技术与国际先进水平相比还是有很大差距的，这个差距至少得10年左右的之间才有可能赶上，只要是我国半导体技术储备较少，只能靠自己摸索前进！目前生产出来的芯片成功率低、价格高、性能差！不过好在起码目前大部分的芯片都可以实现自主生产，不用看别人的眼色！
芯片工艺每减少1nm其制造难度呈几何倍数增长，从7nm到1nm还有很长的路要走！想要实现1nm突破并没有那么容易！当有一天芯片制程达到极限之后，人们就会想别的办法改善芯片的性能，或者另开辟一条新的途径继续前进！
以上是本人的观点，大家有什么看法？欢迎留言~
1nm工艺制程并不是芯片的极限
今年3月份台积电与***立交通大学的研究团队因为成功开发出了大面积晶圆尺寸的单层氮化硼（BN）而登上了《自然》杂志，厚度仅0.7nm。这也是台积电首次登上如此权威的期刊。
随着晶体管的尺寸不断缩小，目前即将达到传统半导体材料的物理极限。厚度仅有原子层厚度的二维原子层半导体材料可以解决晶体管微缩瓶颈，它可以有效阻隔二维半导体不受临近材料干扰，可望借此进一步开发出2nm甚至是1nm的晶体干工艺制程。
观测单个原子，可以通过扫描隧道显微镜（STM），传统的光学显微镜肯定是无法直接分辨出单个原子的，因为原子的尺寸比可见光波长要短得多。扫描隧道显微镜不仅能够分辨出单个原子，甚至还能精确操纵单个原子。
原子的直径一般在0.1至0.5纳米，如果把一个玻尔半径为0.05纳米的氢原子放大到2厘米的乒乓球大小，那么同比例放大的乒乓球会比地球还要大。
波尔半径是指在特定轨道上环绕原子核运动的电子所处的轨道能量最低的半径。一般来说，离核较近的电子具有较低的能量，随着电子层数的增加，电子的能量越来越大。
原子是目前盖房子的最小尺寸的砖块，晶体管的工艺制程理论上是可以做到原子直径大小，也就是0.1到0.5纳米。想要将尺寸做到比原子直径还小，那就基本没有可能了，这就已经超出了元素周期表的范畴了。原子虽然不是最基本的粒子，但想要将它分解成需要其他的粒子需要很大的能量，而且其他粒子在常态下并不是稳定的存在。
目前ASML最顶尖的EUV极紫外光刻机***用的是波长13.5纳米的极紫外线，想要获得13.5纳米的“极紫外线”需要将高纯度的锡加热到融化，然后再喷射到真空中形成锡珠，再通过激光照射将锡珠变成粉饼状，再用高功率的二氧化碳去照射“粉饼”就可以释放出13.5纳米的极紫外线。
